三星与高通扩大半导体合作，联合推进2.1D先进封装技术，目标为下一代高性能计算和AI芯片提供更高密度、更高速率互连方案

三星与高通正在半导体领域扩大合作范围，双方已围绕2.1D先进封装技术展开合作，目标是为下一代高性能计算和人工智能芯片提供更高密度、更高速率的芯片互连方案。随着生成式AI和高性能计算的发展，单颗芯片所需处理的数据量持续增加，传统封装方式难以满足芯片之间高速、大规模数据传输的需求。AI加速器通常需要将计算芯片与高带宽内存以及其他功能芯片集成在同一个封装中，先进封装已成为影响AI芯片性能的重要环节。

行业主流的高端方案之一是2.5D封装，通常通过硅中介层将多个芯片连接起来，实现高密度的信号互连。硅中介层本身成本较高，随着封装尺寸不断扩大，其制造难度和良率压力也会进一步增加。2.1D封装不再依赖传统的硅中介层，而是利用先进封装基板上的高密度微细线路，将不同芯片直接连接起来。三星近期展示的2.1D封装基板采用这一思路，通过更细的线路和更高密度的连接结构，在不使用硅中介层的情况下实现高性能芯片互连。AI芯片需要在计算芯片、HBM等高性能存储器以及其他芯粒之间传输海量数据，封装内部的互连速度和带宽直接影响整个系统的性能。

三星电机近期展示了面向AI加速器的2.5D和2.1D封装基板，其中2.5D方案针对大尺寸、高层数基板的翘曲问题，并提高高速信号传输和高密度连接能力；2.1D方案利用微细线路和高密度连接技术，在没有硅中介层的情况下实现芯片之间的直接连接。三星电子已建立Multi-Die Integration Alliance，通过与EDA、IP、DSP以及封装测试企业合作，为多芯片集成提供从芯片设计到封装测试的技术体系。三星除晶圆代工业务外，还拥有存储器业务以及先进封装能力。

高通拥有高性能移动SoC以及其他计算平台的芯片设计经验，双方过去保持长期合作关系，高通的骁龙芯片曾采用三星晶圆代工技术生产。近年来，两家公司进一步扩大了在移动芯片、Galaxy设备以及人工智能领域的合作，此次合作范围进一步扩展至2.1D先进封装。随着手机、PC以及边缘AI设备越来越多地运行大型AI模型，单颗SoC需要集成的计算单元、缓存、NPU以及高速存储资源越来越多，通过Chiplet和先进封装技术将多个芯片组合在一起，可以避免单纯依靠扩大单颗芯片尺寸来提升性能。

随着先进制程不断逼近物理极限，继续缩小晶体管尺寸所带来的成本和性能收益逐渐降低，业界开始更多依赖Chiplet、2.5D、3D封装以及高带宽内存等技术，通过系统级集成实现性能提升。三星在2.1D和2.5D领域加大投入，同时推进玻璃基板技术，与传统有机材料基板相比，玻璃具有更高的刚性和尺寸稳定性。三星还在发展包括X-Cube在内的3D封装技术，通过垂直堆叠芯片缩短芯片之间的数据传输距离，并提高单位面积的互连密度。

目前AI芯片市场大量采用基于CoWoS等技术的2.5D先进封装，三星通过2.1D、2.5D、3D以及玻璃基板等多条技术路线建立替代方案。封装基板在芯片集成中的重要性不断上升，芯片之间的通信带宽、信号质量、封装尺寸以及制造成本和良率，均与AI芯片的性能表现直接相关。